PAT-NO:

JP404329332A

DOCUMENT-IDENTIFIER: JP 04329332 A

TITLE:

INSPECTING METHOD AND INSPECTING

DEVICE FOR TFT PICTURE

ELEMENT ON LCD SUBSTRATE

PUBN-DATE:

November 18, 1992

INVENTOR-INFORMATION:

NAME

YAMAGUCHI, YUJI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

KK ADOTETSUKU ENG

N/A

APPL-NO:

JP03126829

APPL-DATE: April 30, 1991

INT-CL (IPC): G01M011/00, G01R031/26, G02F001/13,

G02F001/136 , G09G003/36

, H04N017/04

ABSTRACT:

PURPOSE: To inspect the quality of a large quantity of picture elements quickly and surely by changing the voltage applied to drains of multiple TFTs on an LCD substrate, adding on-signals to gates, measuring the changed drain currents, and comparing two measured drain currents of the TFTs.

CONSTITUTION: TFTs 51 are formed on picture elements formed into a matrix shape on an LCD substrate 50 to be inspected, and drain

04/11/2003, EAST Version: 1.03.0002

electrodes 52 and gate

electrodes 53 are horizontally and vertically arranged. For inspection,

on-voltage is applied to each gate in sequence, each drain current is voltage-

detected 3 and stored 6 after the preset time, on-voltage is applied to the

gate while the drain voltage is kept OV, each drain current is detected 3 and

stored 6 after the preset time, and the difference between two stored detection

drain currents is calculated. This value is large if the TFT 51, picture

element electrode 54 and auxiliary capacity electrode 55 have good quality, it

is small if they have inferior quality, thus the quality can be judged based on the difference.

COPYRIGHT: (C) 1992, JPO&Japio

04/11/2003, EAST Version: 1.03.0002

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平4-329332

(43)公開日 平成4年(1992)11月18日


(51) Int.Cl. ⁵		識別記号		庁内整理番号	FΙ		技術表示箇所
G01M	11/00		T	8204-2G			
G 0 1 R	31/26		Α	8411-2G			
G02F	1/13	101		8806-2K			•
	1/136	500		9018-2K			
G 0 9 G	3/36			7926-5G			
					審査請求	未請求	: 請求項の数2(全 4 頁) 最終頁に続く
(21)出願番号		特願平3-126829		(71)	(71)出願人 000126746		
							株式会社アドテツクエンジニアリング
(22)出願日		平成3年(1991)4月30日				東京都品川区南大井6丁目25番14号	
					(72)	発明者	山口雄二
							東京都品川区南大井6丁目25番14号 株式
							会社アドテツクエンジニアリング内
					(74)	代理人	弁理士 高橋 清
							•

(54) 【発明の名称】 LCD基板上のTFT画素の検査方法及び検査装置

(57)【要約】

【目的】LCD基板上の複数のTFT画素の良否を非接 触で検査する。

【構成】LCD基板上の複数のTFTの各ドレインに電 圧を加えておき、各ゲートにオン信号を加えて、この時 の各ドレイン電流を測定する。次に該複数のTFTの各 ドレイン電圧を該電圧から変化させて、各ゲートにオン 信号を加え、この時の各ドレイン電流を測定する。前記 各TFTにおける2つの各測定ドレイン電流を比較する ことにより各TFT画素の良否を判定する。



1

【特許請求の範囲】

【請求項1】 LCD基板上の複数のTFTの各ドレイ ンに電圧を加えておき、各ゲートにオン信号を加えて、 この時の各ドレイン電流を測定し且つ該各ドレイン電流 を記憶し、次に該複数のTFTの各ドレイン電圧を該電 圧から変化させて、各ゲートにオン信号を加え、この時 の各ドレイン電流を測定し且つ該各ドレイン電流を記憶 し、前記各TFTにおける2つの各測定ドレイン電流を 比較することにより各TFT画素の良否を判定する、こ とを特徴とするLCD基板上のTFT画素の検査方法。

【請求項2】 LCD基板上の複数のTFTの各ドレイ ンに電圧を加え、この状態で各ゲートにオン信号を加 え、次に該複数のTFTの各ドレイン電圧を該電圧から 変化させ、この状態で各ゲートにオン信号を加える手段 と、前記ドレイン電圧に前記電圧を加えた時と変化させ た時の各TFTの各ドレイン電流を検出する手段と、該 検出した各ドレイン電流を記憶する手段と、該記憶され た各TFTにおける2つの測定ドレイン電流を比較する ことにより各TFT画素の良否を判定する手段と、を備 装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明はLCD基板上のTFT 画素の検査方法及び検査装置に関する。

[0002]

【従来の技術】近年LCD基板は種々の電子機器の表示 装置として広く利用されている。このLCD基板は通常 ガラス基板に液晶の画素と回路パターンを形成してい る。液晶テレビ特にカラー液晶テレビ等においては液晶 の応答速度を速くし且つその画質を向上させるために、 各液晶画素毎にTFT(薄膜トランジスタ)を形成した LCD基板を用いるのが普通である。この方式はTFT のソース側にキャパシタンスを形成しておき、該キャパ シタンスにより液晶に印加する電圧を保持するように構 成している。

[0003]

【発明が解決しようとする課題】このようなLCD基板 の良否の検査は製品の品質を維持する上で非常に重要で あり、特にTFTの特性の良否がLCD基板の品質を決 定している。しかし従来は基板段階におけるテストはパ ターンのオープンショートのみしか行っておらず、画素 の良否は実際に基板に液晶を封入して点灯してチェック する方法が採られていた。しかしながら基板段階で画素 の良否が判定できれば、実際に点灯してチェックする必 要がなく、また不良画素の修理も可能になるため、大量 にしかも速く確実にLCD基板のTFT画素の良否の検 査を行う方法及び装置が望まれていた。

[0004]

【課題を解決するための手段】上記要望に応えるために 50

本発明の方法は、LCD基板上の複数のTFTの各ドレ インに電圧を加えておき、各ゲートにオン信号を加え て、この時の各ドレイン電流を測定し且つ該各ドレイン 電流を記憶し、次に該複数のTFTの各ドレイン電圧を 該電圧から変化させて、各ゲートにオン信号を加え、こ の時の各ドレイン電流を測定し且つ該各ドレイン電流を 記憶し、前記各TFTにおける2つの各測定ドレイン電 流を比較することにより各TFT画素の良否を判定する ことを特徴とする。

10 [0005]

【実施例】以下本発明を図面に示す実施例に基づいて説 明する。図1において、被検査対象であるLCD基板5 0には画素がマトリクス状に形成され、各画素にTFT 51が形成されている。TFT51はそのゲート側がゲ ート電板53に接続し、ドレイン側がドレイン電板52 に接続されている。ドレイン電極52とゲート電極53 はLCD基板50の縁に縦横に配設されている。各TF T51のソース側には画素電極54と補助容量電極55 から成るキャパシタンスCが形成されており、このキャ えたことを特徴とするLCD基板上のTFT画素の検査 20 パシタンスCにより液晶56に電圧が掛けられるように 構成されている。パルス発振器1は所定周期のパルス電 圧をドレイン電極52に供給し、パルス発振器2は所定 周期のパルス電圧をゲート電極53に供給するように構 成されている。パルス発振器1から出力されるパルスは 図2に示すように長いパルス幅を有しており、このパル ス発振器 1 からのパルスがオン又はオフの間に、パルス 発振器2からゲート電極53をG1からGnまで順次オ ンとするパルスを供給するようになっている。パルス発 振器 1 からのパルス電圧は抵抗 R を介してドレイン電極 52に供給され、TFT51のドレイン電流をこの抵抗 Rの電圧として検出するようになっている。図2に示す ようにパルス発振器 1 からのパルスがオンの時にパルス 発振器2からのパルスによりゲート電極53がオンにな ると、正の方向にドレイン電流が流れ、これが検出ドレ イン電流61aとして検出される。一方パルス発振器1 からのパルスがオフでドレイン電圧がゼロの時には逆方 向にドレイン電流が流れ、これが検出電流61bとして 検出され、各TFT51毎の2つの検出電流61abを 比較することによりTFT画素の良否を判定するように 構成している。この実施例ではドレイン電極52とゲー ト電極53にコネクタ7とコネクタ8を装着し、スイッ チング装置10によりドレイン電極52をオンオフ制御 すると共にスイッチング装置9によりゲート電極53を 走査して、該電極に図2に示すように順次パルスを供給 し、各TFT51の特性を順次測定するように構成して いる。スイッチング装置9及びスイッチング装置10と しては通常のリレースイッチやマルチプレクサ等の電子 スイッチを用いることが可能である。抵抗Rには電圧検 出器3が接続され、電圧検出器3の出力はA/D変換器 4を介して演算処理装置5に入力されて、ここで前記し

30

3

た様にTFT51及び画案電極54と補助容量電極55 の良否が判定されるように構成されている。即ち、検出 ドレイン電流61abをメモリ6に配憶しておき、ここ から各TFT51の検出ドレイン電流61abを読みだ して、両者を比較することにより良否の判定を行うよう になっている。

【0006】上記構成において、パルス発振器1からス イッチング装置10、コネクタ8を介してドレイン電極 5 2からドレイン電圧が所定時間供給されると、ドレイ ン電圧が加えられた瞬間ドレインパターンとコモン端子 10 の間の容量により図2に示すように電流60 aが流れ る。このドレイン電圧がある間パルス発振器2から短い パルス(この例では100μsec)が出力され、スイ ッチング装置9により各ゲートGnに順次ゲート電圧が 供給される。ゲートがオンになると、そのTFT51の ドレイン一ソース間に電流が流れて、キャパシタンスC が充電される。この時のドレイン電流を図2に示すよう に検出ドレイン電流61aとし、抵抗Rの電圧として電 圧検出器3で検出する。この値はA/D変換器4により デジタル量に変換され、演算処理装置5を介してメモリ 20 6に記憶される。この動作をゲートG1からゲートGn まで繰り返す。次に図2に示すようにパルス発振器1か らのドレイン電圧を0vにするとドレインパターンに充 電されていた電荷が放電され、これが電流60bとして 観測される。放電が完了した後ドレイン電圧がゼロの時 に、パルス発振器1からのゲート電圧をオンとすると、 TFT51のキャパシタンスCに充電された電荷が放電 されてTFT51のソースからドレイン、抵抗R方向に 逆方向のドレイン電流が流れる。これを検出ドレイン電 流61bとして電圧検出器3により検出し、演算処理装 30 置5を介してメモリ6に記憶させる。この動作も同様に ゲートG1からGnまで繰り返す。

【0007】検出ドレイン電流61aと検出ドレイン電 流61bは夫々、ゲートとドレイン間及びゲートパター ンとドレインパターン間の漏れ電流を含んでおり、検出 ドレイン電流61aとbの差を採ることによりこの漏れ 電流を除去することができる。いまゲートオンの時の漏 れ電流をieとし、実際にTFT51オンによりキャパ シタンスCを流れる電流をicとすると、検出ドレイン 電流61a=ie-icとなる。一方TFT51オンに 40 よりキャパシタンスCに蓄えられた電荷の放電電流をi dとすると、検出ドレイン電流61b=ie+idとな る。したがって検出ドレイン電流61aとbの差はic +idとなり、漏れ電流ieの影響は取り除かれる。T FT51及び画素電極54、補助容量電極55が正常で あるなら、キャパシタンスCへの充放電が正常に行われ るから、図3に示すようにその差は大きくなる。逆に異 常であれば、図4に示すように差は小さくなる。この実 施例では演算処理装置5において該検出ドレイン電流6 1 a と b のゲートオン信号印加後の所定時刻における瞬

時値の差を求めており、この差が所定以上か否かにより TFT51及び画素電極54、補助容量電極55の良否 の判定を行っている。

【0008】次に測定の手順を説明する。まずドレイン 電圧を0 Vにしてゲートにオン電圧を加えて放電させ、 画素電極54と補助容量電極55に充電されているかも しれない電荷を取り除く。そして、ドレイン電圧を加え て、まずパターンの浮遊容量の充電を行い、これが終了 したら各ゲートに順次オン電圧を加えて、所定時間後に 各ドレイン電流を電圧検出器3により検出する。該所定 時間はゲートの漏れ電流が小さくなり且つ充電電流が小 さくなっていない時間とし、これはTFT51の特性或 はLCD基板50のサイズ、パターン特性により決定さ れるが、約10 μ ~40 μ secである。この電圧検出 器3で検出した各信号をホールドしてA/D変換器4に よりデジタル量に変換し、演算処理装置5を介してメモ リ6に記憶させる。この値は上記した検出ドレイン電流 6 1 a = i e - i c である。次にドレイン電圧を 0 V に して、ドレインパターン等に蓄積されていた電荷を取り 除き、0 Vのままでゲートにオン電圧を加える。そし て、上記した所定時間と同じ時間後に電圧検出器3によ り各ドレイン電流を検出する。この値を同様にメモリ6 に記憶する。この値は上記した検出ドレイン電流61b =ie+idである。そして演算処理装置5において検 出ドレイン電流61aと61bの差を算出し、ic+i dの値を得る。この値はTFT51と画素電板54、補 助容量電極55が良品であれば大きく、不良品であれば 小さいから、該差により良不良の判定が可能になる。

【0009】以上説明したように本発明の検査方法によ れば、LCD基板50の内部パターンに接触することな く、確実にTFT51及び画素電極54、補助容量電極 55の良否の判定を行える。またスイッチング装置9を 用いて、順次各ゲートをオンとすることにより、高速で 検査を行うことが可能になる。

[0010]

【発明の効果】以上説明したように本発明の検査方法に よれば、非接触でTFT画素の良否の判定を確実にしか も高速で行える効果がある。

【図面の簡単な説明】

- 【図1】本発明の一実施例を示すプロック図。
- 【図2】本発明の一実施例の動作説明図。
- 【図3】本発明の検査方法の説明図。
- 【図4】本発明の検査方法の説明図。


【符号の説明】

1:パルス発振器、2:パルス発振器、3:電圧検出 器、4:A/D変換器、5:演算処理装置、6:メモ リ、7:コネクタ、8:コネクタ、9:スイッチング装 置、10:スイッチング装置、50:LCD基板、5 1:TFT、52:ドレイン電極、53:ゲート電極、 54:画案電極、55:補助容量電極、56:液晶、6

50


5

0:電流、61:検出ドレイン電流。



[図2]

【図4】



フロントページの続き

(51) Int. Cl. ⁵ H 0 4 N 17/04 識別記号 庁

庁内整理番号 L 8839-5C

FΙ

技術表示箇所